快科技 9 月 29 日消息，据报道，AMD 在下一代 Zen 6 处理器上计划引入全新的 D2D 互连技术安全炒股配资网，以取代现有的 SERDES，目前这一技术变革已经在 Strix Halo APU 上初现端倪。
AMD 自 Zen 2 以来一直沿用 SERDES PHY 技术来实现 CCD 芯粒间的互连，但随着技术的进步和需求的增加，现有的互连方式已经逐渐显得力不从心。
SERDES 代表串行器 / 解串器，主要用于将来自各个 CCD 的并行流量转换为串行比特流，并在芯片之间传输，随后解串器将串行数据流转换。
这就出现了两个缺点：串行化和解串行化过程需要能耗用于时钟恢复、均衡以及编码 / 解码；其次，数据流的转换增加了芯片间通信的延迟，这也是现有技术的一个主要缺点。
随着 NPU 等新功能的加入，AMD 需要更稳定、低开销的带宽来连接内存和 CCD，在 Strix Halo APU 中，AMD 已经对进行了大改进，这可能预示着 Zen 6 处理器的未来发展方向。
具体来说，AMD 通过 RDL（重分布层）在芯片间铺设了许多短而细的并行线缆，这些线缆位于芯片下方的"中介层"中。
通过台积电 InFO-oS（集成扇出基板）技术，将线缆铺设在硅芯片和有机基板之间，使得 CPU 架构能够通过宽并行端口进行通信。
High Yield 通过观察 Strix Halo 的芯片设计发现了这一新方法，Strix Halo 的芯片上有一个矩形的小垫片区域，这是 InFO-oS 的经典表现形式，而原本的大" SERDES "模块已被移除。
这种新的 D2D 互连方式显著降低了功耗和延迟，因为不再需要串行化和解串行化过程，更重要的是，通过增加 CPU 架构中的端口数量，整体带宽得到了显著提升。
不过这种方法也带来了设计上的复杂性，尤其是在多层 RDL 的设计中，以及需要改变布线优先级，因为芯片下方的空间被用于扇出布线。
海通证券提示：文章来自网络，不代表本站观点。
相关文章
热点资讯
